## ⑩ 日本国特許庁(JP)

⑪特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 平1-229497

⑤Int. Cl. 4 G 11 C 17/00 7/00 H 01 L 27/04 識別記号 广内整理番号

❸公開 平成1年(1989)9月13日

3 0 9 3 1 2 A -7341-5B C -7341-5B

7514-5F ×

審査請求 未請求 請求項の数 1 (全10頁)

②特 顧 昭63-55255

②出 願 昭63(1988)3月8日

@発 明 者 小 林 和 男 兵庫県伊丹市瑞原 4丁目1番地 三菱電機株式会社エル・ エス・アイ研究所内

⑫発 明 者 寺 田 康 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内 ⑫発 明 者 中 山 武 志 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑩発 明 者 林 越 正 紀 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ エス・アイ研究所内

①出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 大岩 増雄 外2名

最終頁に続く

#### 明福書

## 1. 発明の名称

不揮発性半導体記憶装置

## 2. 特許請求の範囲

(1) 行および列方向にアレイ状に配置された メモリセルからなるメモリセルアレイと各列線ご とに設けられたコラムラッチとを備えた不揮発性 半導体記憶装置において、

前記各列線を分割し、分割された列線において前記コラムラッチを共用したことを特徴とする不揮発性半導体記憶装置。

#### 3. 発明の詳細な説明

(産業上の利用分野)

この発明は不揮発性半導体記憶装置に関し、特にページモード書込み機能を有するEEPROMに関するものである。

(従来の技術)

第5図は従来のEEPROMを示す回路図である。同図において、1.2はメモリセルであり、 各々2つのメモリトランジスタMQ1.MQ2よ

り2ピット構成となっており、ワード線WL1。 WL2を活性化させることで対応する各メモリセ ル1,2の選択トランジスタSTがオンし、銃出 し、書込みが可能となる。また、メモリセル 1. 2内の各メモリトランジスタMQ1. MQ2のソ - スはトランジスタ9を介して接地される。この トランジスタ9のゲートにはソース線リセット信 号SLRが印加される。メモリセル1.2の各選 択トランジスタSTのドレインは各々コントロー ルゲート線CGL1、CGL2、ピット線BL1 1. B L 1 2. B L 2 1. B L 2 2 に接続されて いる。コントロールゲート線CGL1、CGL2 の一端はコモンコントロールゲート線(以下、 「コモンCG線」と言う。)39に、トランジス タ30、31を介して接続され、ピット線BL1 1. B L 2 1 の 一端は l / O 線 3 7 に トランジス タ32、34を介して接続され、ピット線BL1 B L 2 2 の 一 端 は 1 / O 複 3 8 に トランジス タ33、35を介して接続される。コモンCGね 39は図示しない制御回路によって、統出し時。

. . .

30~35はYゲートトランジスタであり、Yゲートトランジスタ30.32.33のゲートにはYゲート信号YGate1が入力され、Yゲートトランジスタ31.34.35のゲートにはYゲート信号YGate2が入力される。

一方、反転書込みデータWD1. WD2が各々 入力される書込みドライバ5.6はトランジスタ 7.8を介して1/0線37.38に接続される。 これらのトランジスタ7.8のゲートに書込み信 号WEが印加される。

また、コントロールゲート線 C G L 1 . C G L 2 及びピット線 B L 1 1 . B L 1 2 . B L 2 1 . B L 2 2 の他端は各々高電圧 ( V pp ) スイッチ 1 1 . 1 2 . 1 3 . 2 1 . 1 2 2 . 1 2 3 が接続される。 V pp スイッチ 1 1 ~ 1 3 .

コーダRDの両側に配置しm×2nパイト構成となっている。

第7回は第5回、第6回で示したEEPROM の読出し動作を示すタイミング図である。以下、 同図を参照しつつメモリセル1、2が選択された 場合における読出し動作の説明をする。読出しは 外部から書込み信号WE (図示せず)を"H"と し、チップイネーブル信号CEを"L"とするこ とで開始する(時刻 t 1 )。この時アドレス信号 をロウデコーダ、コラムデコーダにより解析し、 対応するワード線WL1及びYゲート信号YGate 1は"H"となる。その結果、ワード線WL1が ゲートに接続された選択トランジスタSTがォン することでメモリセル 1 内のメモリトランジスタ CGL1、メモリトランジスタMQ1のドレイン とピット 椋 BL11、メモリトランジスタMQ2 のドレインとピット線BL12が各々接続される。 さらに Y ゲート信号 Y Gate 1 がゲートに入力され るトランジスタ30、32、33がオンすること

21~23は対応するコラムラッチ111~11 3.121~123に"H"レベルが保持されている場合に、高電圧源Vpp.クロック中により高電圧Vppに立上げる。また、24~29は各ピット線BL.コントロールゲート線CGL放電用のトランジスタであり、トランジスタ24~27のゲートにはピット線リセット信号BLRが印加され、トランジスタ28,29のゲートにはコントロールゲート線リセット信号CGRが印加される。また、コラムラッチ活性化信号CLEが印加される。

第 6 図は第 5 図で示したEEPROMの全体構成を示したプロック図である。同図において第 5 図のメモリセル 1 に相当するものがm×n構成でマトリクス状に形成されたのがメモリセルアレイMA 1、メモリセル 2 に相当するメモリセルがm×n構成でマトリクス状に形成されたのがメモリセルアレイMA 2 である。従って、このEEPROMはm×nバイトのメモリセルアレイをロウデ

でコントロールゲート線 C G L 1 とコモン C G 線 3 9 . ピット線 B L 1 1 . B L 1 2 と I / O 線 3 7 . 3 8 が接続される。

コモン C G 線 3 9 には、図示しないコントロールゲート線電位制御回路によって読出し電位(O V )が与えられているため、メモリセル 1 内のメモリトランジスタ M Q 1 、 M Q 2 のゲートにはコントロールゲート線 C G L 1 、選択トランジスタ S T を介して O V が与えられる。この時、信号 S L R が " H " レベルに設定されておりメモリトランジスタ M Q 1 、 M Q 2 のソースは接地される。

従って、メモリトランジスタMQ1.MQ2のオン・オフによりピット線BL11.BL12に電流が流れるか、流れないかが決定する。センスアンプ3.4はピット線BL11,BL12の電流の流れの有無を検知し、例えばピット線BLT1に電流が流れると読出し信号RD1として"し"を出力する。また同時にピット線BL11.BL12の電位を1V程度に保つ。次に時刻t2で、信号CEが再び立下ることで次の読出しが始まり、

周楼にしてメモリセル2の内容が読出される。

第8図は第5図、第6図で示したEEPROMの書込み動作を示すタイミング図である。以下、同図を参照しつつ書込み動作の説明を行う。

**書込みは、外部から書込み信号WEを"L"と** し、チップィネーブル信号CEを"し"とするこ とで開始する(時刻ti)。まず、リセット信号 BLR及びCGRを一定期間"H"に設定するこ とで、全ピット線BL、コントロールゲート線C G L を接地する。そして、1パイトのデータ取込 みのための図示しないバイトロードタイマを起動 させ、コラムラッチ活性化信号CLEを"H"に 設定する。また、アドレスを解析することでコラ ムデコーダにより選択されたYゲート信号YGate 1 が"H"となる。その結果、トランジスタ30. 32,33がオンし、コントロールゲート線CG L1とコモンCG線39、ピット線BL11.B L12と1/0線37、38が各々接続される。 一方、トランジスタ7、8がオンしていることか ら、 書込みドライバ 5 , 6 , トランジスタ 7 . 8 .

号 Y Gateがオフしている。その結果、コラムラッチ11.21には"H"がラッチされているので、コントロールゲート線 C G L 1. C G L 2が V ppまで立上げられ、ロウデコーダ R D で選択されたワード線W L 1. W L 2 も V ppに立上ることから、メモリセル1.2内の全メモリトランジスタ M Qの消去("1"の書込み)が行われる。

 次に、パイトロードタイマが時刻 t<sub>1</sub> より 1 0 0  $\mu$  秒程度の期間が軽適し終了すると内部書込みサイクルに入る。

接続されたピット 棹 B L 2 1 は" L" のままである。 従って、メモリセル 1 . 2 において" H"をラッチしたコラムラッチに接続されたピット線に接続されたメモリトランジスタ M Q のみ" O" 臨込みが行われる。

そして、プログラム用タイマがオフすると、ビット線リセット信号BLRによって全ビット線BLが接地され、内部書込みが終了する。以上で書込みサイクルが終了する。

(発明が解決しようとする課題)

従来のEEPROMの如く不揮発性半導体記憶装置は以上のように構成されており、大容量に保いピット線。コントロールゲート線の配線容のが大きくなると、読出し時及びコラムラッチへのデータ書込み時に、ピット線。コントロールゲート線を充放電する時間がより一層必要となる時間があった。

この発明は、上記のような問題点を解決するた めになされたもので、大容量化によっても読出し. 書込み時におけるアクセス時間が遅延しない不揮 発性半導体記憶装置を得ることを目的とする。

(課題を解決するための手段)

この発明にかかる不揮発性半導体記憶装置は、 行および列方向にアレイ状に配置されたメモリセルからなるメモリセルアレイと各列線ごとに設けられたコラムラッチとを備え、前記各列線を分割し、分割された列線において前記コラムラッチを 共用している。

(作用)

この発明における列線は分割され、コラムラッチを共用しているため、分割された各列線の配線容量は低減化する。

(実施例)

第1図はこの発明の一実施例であるEEPROMの全体構成を示すプロック構成図である。同図に示すように、第6図で示した従来のメモリセルアレイMA1.MA2における列線(コントロールゲート線CGL・ピット線BL)を分割することでm/2×nマトリクス構成の4つのメモリセ

**ルアレイΜΛ11, ΜΑ12, ΜΑ21, ΜΑ2** 

第2図は第1図におけるメモリセルMA11、MA12周辺を示した詳細回路図である。同図において、メモリセルアレイMA11側においてコントロールゲート線CGL1及びピット線BL11、BL12の一端にはVppスイッチ11、12、

13が接続される。また、コントロールゲート線 CGL1の他端はトランジスタQ1を介してコラ ムラッチ111に接続されると共に、トランジス タ30を介してコモンCG線39に接続される。 一方、ピット線BL11.BL12の他端はトラ ンジスタQ2.Q3を介してコラムラッチ112. 113に接続されると共に、トランジスタ32. 33を介して1/0線37,38に接続される。 トランジスタQ1~Q3のゲートにはそれぞれプロック選択信号BS1が与えられている。

一方、メモリセルアレイMA12個において、コントロールゲート線 C G L 1'及びピット線 B L 1 2'の一端には V pp スイッチ 1 1'、12'、13'が接続される。また、コントロールゲート線 C G L 1'の他端はトラン ジスタ Q 1'を介してコラムラッチ 1 1 1 1 に接続 C G 橡 3 9 に接続される。一方、ピット Q 2'、Q C な介してコラムラッチ 1 1 2、1 1 3 に接続 3'を介してコラムラッチ 1 1 2、1 1 3 に接続

されると共に、トランジスタ32.33を介して I / O 線37.38に接続される。トランジスタ Q1'~Q3'のゲートにはそれぞれプロック選 択信号BS2が与えられる。他の構成は従来と同 じであるので説明は省略する。

トランジスタ M Q 2 のドレインとピット線 B L 1 2 が接続される。さらに Y ゲート信号 Y Gate 1 が入力されるトランジスタ 3 O . 3 2 . 3 3 がオンすることでコントロールゲート線 C G 1 とコモン C G 線 3 9 . ピット線 B L 1 1 . B L 1 2 と I / O 級 3 7 . 3 8 が接続される。

32.33がオンし、コントロールゲート線CG し1とコモンCG線39,ピット線Bし11,B L12と1ノ0線37、38が接続される。一方、 トランジスタ7,8がオンしていることから、書 込みドライバ5、6、トランジスタ7、8、ピッ ト粮BL1、BL2を介して書込みデータWD1 (= "L"), WD2がコラムラッチ112.1 13に与えられる。また、図示しないコントロー ルゲート線制御回路によりコモンCG線39が "H"に設定されるのでコントロールゲート線 C G1を介してコラムラッチ111に"H"がラッ チされる。次に時刻t,から図示しないメモリセ ルMA21,MA22側のコラムラッチへの書込 みテータWD1 (= "H"), WD2の & 込みが 同様に行われる。このようにして1ページ(2パ イト)のデータがコラムラッチに書込まれる。以 上が外部書込みサイクルである。

時にピット線BL11.BL12の電位を1V程度に保つ。次に時刻t<sub>2</sub>で、信号CEが再び立下ることで次の読出しが始まり、ブロック選択信号BS2が"H"になることで同様にしてメモリセル1~の内容が読出される。

第4図は第1図、第2図で示したEEPROMの お込み動作を示すタイミング図である。以下、 同図を参照しつつメモリセル1、2への 勘込み動作の説明を行う。

内部書込みサイクルに入ると図示しない消去タ イマーが時刻し、で起動することで消去サイクル が始まる。消去サイクルにおいて高電圧スイッチ 15~20V程度の高電圧Vpp及び5~10MH Z 程度で発振するクロック のが供給され活性化す る。同時にプロック選択信号BS1が"H"に立 上る。この時には、全てのYゲート信号YGateが オフする。その結果、コラムラッチ11には"H" がラッチされているので、コントロールゲート線 CGL1に"H"が伝わり、さらにVppスイッチ 11により Vppまで立上げられる。この時プロッ ク選択信号BS2は"L"のため、コントロール ゲートねCGL1′は"L"レベルを維持する。 また、ワード線WL1等もVppに立上ることから、 メモリセル1等内の全メモリトランジスタMQの 消去("1"の書込み)が行われる。

消去用タイマが"し"になり終了すると、 図示しないプログラム用タイマが時刻 t 4 で起動しコントロールゲート線リセット信号 C G R が " H "となり、全コントロールゲート線 C G L が接地さ

プログラム用タイマがオフすると、ピット線リセット信号BLRによって全ピット線BLが接地され、内部書込みが終了する。

このようにm/2×n構成の2つのメモリセル アレイMA11. MA12(MA21. MA22) に分割し、コラムラッチCL1(第2図では11

### (発明の効果)

以上説明したように、この発明によれば、列線は分割され、分割された各列線においてコラムラッチを共用するため、集積化を摂ねることなく各列線の配線容量は低減化することができ、大容量化によっても読出し、書込み時におけるアクセス時間が遅延しない。

#### 4. 図面の簡単な説明

第1回はこの発明の一実施例である 8 mmm 8 mm 8 mm 8 mm 8 mm 8 mm 9 mm 8 mm 9 m 9

1、112、113)を共用することで、1つのメモリセルアレイの列線(ピット線、コントロールゲート線)における配線容量が半減できる。このため、従来に比べ、列線を充放電する時間が大幅に削減でき、アクセス時間が短縮できる。従って大容量化に十分に対応することができる。また、2つのメモリセルアレイにおいてコラムラッチを共用するため、コラムラッチ数は従来と変らず構成できるため集積化を掴ねない。


なお、この実施例では、分割したメモリセルアレイMA11. MA12 (MA21. MA22)の選択をトランジスタQ1~Q3. Q1′~Q3′のゲートにプロック選択信号BS1. BS2を印加することにより行ったが、相補的なロウアドレス信号を印加してもよい。


また、この実施例では、V<sub>PP</sub>スイッチをメモリセルアレイごとに設けたが、共用されるコラムラッチごとに設けることもできる。ただし、プロック選択信号BS1,BS2を"H"からV<sub>PP</sub>に立上る必要がある。


図において、MA11、MA12、MA21、 MA22はメモリセルアレイ、111~113はコラムラッチ、Q1~Q3.Q1′~Q3′は選択トランジスタ、BS1.BS2はプロック選択信号である。


なお、各図中同一符号は同一または相当部分を示す。


代理人 大岩增雄











第1頁の続き

®Int. Cl. ⁴

識別記号

庁内整理番号

H 01 L 27/10 29/78

4 3 3 3 7 1

8624-5F

7514-5F

好 和 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・ ⑫発 明 者 宮·脇 エス・アイ研究所内

手 統 補 正 魯(自発)

昭和.

团

特許庁長官殿

1. 事件の表示

特願昭 63-055255号

2. 発明の名称

不揮発性半導体記憶装置

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称

(601) 三菱電機株式会社

代表者 志 岐 守 哉

4. 代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏 名 (7375) 弁理士 大 岩 增 雄

(連絡先03(213)3421特許部)



明細書の「発明の詳細な説明の欄」並びに図面 の第1図及び第6図

- 6. 補正の内容
  - (1) 明和書第5頁第1行及び第9頁第4行の 「RD」を、「RDEC」に訂正する。
- (2) 明細書第5頁第7行の「外部から」を削 除する。
- 明細書第5頁第7行ないし第8行及び第 14頁第10行の「を"H"とし」を、「が"H" の時」に訂正する。
- (4) 明細書第5頁第10行。第7頁第13行 及び第14頁第13行の「解析」を、「デコード」 に訂正する。
- (5) 明細書第6頁第5行ないし第6行及び第 15頁第8行ないし第9行の「(OV)」を、 「(例えばOV)」に訂正する。
- 明細書第12頁第12行の「RD1」を、 「RDEC1」に訂正する。
  - (7) 明知書第12頁第13行の「RD2」を、



「RDEC2」に訂正する。


- (8) 明柳書第14頁第10行の「外部から信 号」を、「書込み信号」に訂正する。
- (9) 明期 割第20頁第19 行ないし第20 行の「BS2を"H"からVppに立上がる」を、「BS2は選択時にはVppに立上がる」に訂正する。
- (10) 図面の第1図及び第6図を別紙の通り補 正する。

以上

第 1 図

アドレス パッファ

高電圧発生回路, 書5込み制御回路



第 6 図

ブドレス パッファ

## 高電圧発生回路, 書3込み制御回路

